図書館

Reduced instruction set computer architectures for VLSI

Manolis G.H. Katevenis. -- MIT Press, 1985. -- (ACM doctoral dissertation award ; 1984). <BB10034661>
あべし(0) きゅんきゅん(0) ぽろぽろ(0) わくわく(0) ざわざわ(0)


登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 返却予定日 予約 WEB書棚
0001 宇都宮 2F 548.2/Ka85 10011409 0件

No. 0001
巻号
所蔵館 宇都宮
配置場所 2F
請求記号 548.2/Ka85
資料ID 10011409
状態
返却予定日
予約 0件
WEB書棚

書誌詳細

標題および責任表示 Reduced instruction set computer architectures for VLSI / Manolis G.H. Katevenis
出版・頒布事項 Cambridge, Mass. : MIT Press , c1985
形態事項 215 p. ; 24 cm
巻号情報
ISBN 0262111039
書誌構造リンク ACM doctoral dissertation award <BB10100154> 1984//a
注記 Originally presented as author's thesis (Ph.D.)--University of California, Berkeley, 1983
注記 Bibliography: p. [201]-207
注記 Includes index
学情ID BA00032190
本文言語コード 英語
著者標目リンク *Katevenis, Manolis G. H. <AU10008725>
分類標目 LCC:QA76.9.A73
分類標目 DC19:621.3819/5835
件名標目等 Computer architecture
件名標目等 Integrated circuits -- Very large scale integration