図書館

Yield modelling and defect tolerance in VLSI : papers presented at the International Workshop on Designing for Yield, Oxford, 1-3 July 1987

edited by Will Moore, Wojciech Maly, and Andrzej Strojwas. -- A. Hilger, 1988. <BB10038884>
あべし(0) きゅんきゅん(0) ぽろぽろ(0) わくわく(0) ざわざわ(0)


登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 返却予定日 予約 WEB書棚
0001 宇都宮 2F 549.7/I57 10011428 0件

No. 0001
巻号
所蔵館 宇都宮
配置場所 2F
請求記号 549.7/I57
資料ID 10011428
状態
返却予定日
予約 0件
WEB書棚

書誌詳細

標題および責任表示 Yield modelling and defect tolerance in VLSI : papers presented at the International Workshop on Designing for Yield, Oxford, 1-3 July 1987 / edited by Will Moore, Wojciech Maly, and Andrzej Strojwas
出版・頒布事項 Bristol ; Philadelphia : A. Hilger , c1988
形態事項 vi, 282 p. ill. ; 24 cm
巻号情報
ISBN 085274398X
注記 Includes bibliographies and index
学情ID BA03911096
本文言語コード 英語
著者標目リンク Moore, Will <AU10021470>
著者標目リンク Maly, W. <AU10028210>
著者標目リンク Strojwas, Andrzej J. <AU10035485>
分類標目 LCC:TK7874
分類標目 DC19:621.381/73
件名標目等 Integrated circuits -- Very large scale integration -- Design and construction -- Congresses