図書館

PLD回路化のための組合せ論理回路

村田裕著. -- 共立出版, 1998. _. <BB10001456>
あべし(0) きゅんきゅん(0) ぽろぽろ(0) わくわく(0) ざわざわ(0)


登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 返却予定日 予約 WEB書棚
0001 宇都宮 2F 548.2/Mu59 10056162 0件

No. 0001
巻号
所蔵館 宇都宮
配置場所 2F
請求記号 548.2/Mu59
資料ID 10056162
状態
返却予定日
予約 0件
WEB書棚

書誌詳細

標題および責任表示 PLD回路化のための組合せ論理回路 / 村田裕著
PLD カイロカ ノ タメ ノ クミアワセ ロンリ カイロ
出版・頒布事項 東京 : 共立出版 , 1998.4
形態事項 viii, 238p ; 22cm
巻号情報
ISBN 4320085213
その他の標題 異なりアクセスタイトル:PLD回路化のための組合せ論理回路
ピーエルディー カイロカ ノ タメ ノ クミアワセ ロンリ
その他の標題 異なりアクセスタイトル:組合せ論理回路 : PLD回路化のための
クミアワセ ロンリ カイロ : PLD カイロカ ノ タメ ノ
注記 「精解ディジタル回路工学 1」(1986年刊)の改題改訂
学情ID BA35809180
本文言語コード 日本語
著者標目リンク 村田, 裕||ムラタ, ユタカ <AU10009014>
分類標目 電子工学 NDC8:549.3
分類標目 電子工学 NDC9:549.3
件名標目等 電子回路||デンシカイロ